XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Може да постигне повисока економичност во повеќе аспекти, вклучувајќи логика, процесирање на сигнал, вградена меморија, LVDS I/O, мемориски интерфејси и примопредаватели. Artix-7 FPGA се совршени за апликации чувствителни на трошоци кои бараат функционалност од висока класа.
Чипот XCZU15EG-2FFVB1156I е опремен со 26,2 Mbit вградена меморија и 352 влезно/излезни терминали. 24 DSP трансивер, способен за стабилна работа при 2400MT/s. Има и 4 интерфејси 10G SFP+оптички влакна, 4 интерфејси со оптички влакна 40G QSFP, 1 USB 3.0 интерфејс, 1 Gigabit мрежен интерфејс и 1 DP интерфејс. Плочката има моќ за самоконтрола на секвенца и поддржува повеќекратен режим на стартување
Како член на FPGA чипот, XCVU9P-2FLGA2104I има 2304 програмабилни логички единици (PL) и 150 MB внатрешна меморија, обезбедувајќи часовна фреквенција до 1,5 GHz. Обезбедени 416 влезно/излезни пинови и 36,1 Mbit дистрибуирана RAM меморија. Поддржува технологија на теренска програмабилна порта низа (FPGA) и може да постигне флексибилен дизајн за различни апликации
XCKU060-2FFVA1517I е оптимизиран за перформансите на системот и интеграцијата во процесот на 20nm и усвојува технологија за интерконекција со еден чип и следната генерација на наредени силикон (SSI). Овој FPGA е исто така идеален избор за DSP интензивна обработка потребна за медицинска слика од следната генерација, видео 8k4k и хетерогена безжична инфраструктура.
Уредот XCVU065-2FFVC1517I обезбедува оптимални перформанси и интеграција на 20nm, вклучувајќи сериски I/O пропусен опсег и логички капацитет. Како единствен FPGA од висока класа во индустријата за процесни јазли од 20 nm, оваа серија е погодна за апликации кои се движат од 400G мрежи до дизајн/симулација на прототип на ASIC од големи размери.
Уредот XCVU7P-2FLVA2104I обезбедува највисоки перформанси и интегрирана функционалност на FinFET јазлите 14nm/16nm. Третата генерација на 3D IC на AMD користи технологија за интерконекција на наредени силикон (SSI) за да ги прекрши ограничувањата на Муровиот закон и да постигне највисока обработка на сигналот и сериски I/O пропусен опсег за да ги исполни најстрогите барања за дизајн. Исто така, обезбедува виртуелна околина за дизајн со еден чип за да обезбеди регистрирани линии за рутирање помеѓу чиповите за да се постигне работа над 600 MHz и да се обезбедат побогати и пофлексибилни часовници.
