XCZU47DR-L2FFVG1517I XILINX XC7A100T-2FGG676I може да постигне поголема економичност во повеќе аспекти, вклучително и логика, обработка на сигнали, вградена меморија, LVDS I/O, мемориски интерфејси и трансивер. Artix-7 FPGA се совршени за апликации чувствителни на трошоци за кои е потребна функционалност на високо ниво.
Чипот XCZU15EG-2FFVB1156I е опремен со вградена меморија од 26,2 Mbit и 352 влезни/излезни терминали. 24 предавател на ДСП, способен за стабилно работење на 2400mt/s. Исто така, постојат 4 10G SFP+интерфејси со оптички влакна, 4 40G QSFP интерфејси со оптички влакна, 1 интерфејс USB 3.0, 1 Gigabit мрежен интерфејс и 1 DP интерфејс. Таблата има самоконтрола на моќност и поддржува повеќекратен режим на стартување
Како член на чипот FPGA, XCVU9P-2FLGA2104I има 2304 програмабилни логички единици (PLS) и 150MB внатрешна меморија, обезбедувајќи фреквенција на часовникот до 1,5 GHz. Обезбедени 416 влезни/излезни иглички и 36,1 MBit дистрибуирана RAM меморија. Поддржува технологија за програмабилна порта на Gate Array (FPGA) и може да постигне флексибилен дизајн за разни апликации
XCKU060-2FFVA1517I е оптимизиран за перформанси и интеграција на системот во рамките на процесот 20NM и усвојува технологија со единечен чип и следната генерација на силиконска интерконекција (SSI). Оваа FPGA е исто така идеален избор за интензивна обработка на DSP, потребна за медицинска слика од следната генерација, видео од 8K4K и хетерогена безжична инфраструктура.
Уредот XCVU065-2FFVC1517I обезбедува оптимални перформанси и интеграција на 20nm, вклучувајќи сериски опсег I/O и капацитет на логика. Како единствена високо-крајна FPGA во индустријата за јазол од 20NM, оваа серија е погодна за апликации кои се движат од 400G мрежи до голем дизајн/симулација на прототип ASIC.
Уредот XCVU7P-2FLVA2104I обезбедува највисоки перформанси и интегрирана функционалност на јазлите на FinFET 14NM/16NM. Технологијата на 3Д на третата генерација на AMD користи наредена технологија за интерконекција на силикон (SSI) за да ги прекине ограничувањата на законот на Мур и да постигне најголема обработка на сигналот и сериски ширина на опсег I/O за да ги исполни најстрогите барања за дизајн. Исто така, обезбедува виртуелна околина за дизајн со еден чип за да се обезбедат регистрирани линии за рутирање помеѓу чипови за да се постигне работа над 600MHz и да се обезбедат побогати и пофлексибилни часовници.
